联系方式：

通讯地址：安徽省芜湖市安徽师范大学（花津校区）计算机与信息学院 学苑南楼2号楼104 241002

Email: xusheng2019@ahnu.edu.cn

个人简介：

徐晟，男，1991年生，博士，安徽宣城人，硕士生导师，IEEE会员，CCF会员，现为安徽师范大学计算机与信息学院讲师。2013年本科毕业于北京工业大学计算机学院，同年9月进入中国科学院计算技术研究所/中国科学院大学攻读博士学位，2019年毕业获博士学位。

主要研究方向：

计算机体系结构、存算一体化、内存系统

主要讲授课程：

计算机组成原理，MATLAB与数学建模

主要承担课题：

(1)国家自然科学基金委员会，青年科学基金项目，62102005,片上处理器与存内计算单元共存下的资源分配方法研究,2022-01至2024-12,24万元，在研，主持

(2)省属高校与人工智能研究院协同创新项目,GXXT-2021-011,基于DRAM的村算一体数据流引擎仿真器设计,2022-01至2025-12,100万元，在研，主持

(3)安徽自然科学基金委员会，青年科学基金项目，2008085QF330，存储驱动的计算体系结构研究，2020-07 至 2022-06，10万元，在研，主持

(4)安徽师范大学，校级重点项目，751968，存算一体化体系结构研究，2019-07至202 2-06，10万元，在研，主持

(5)国家自然科学基金委员会，青年科学基金项目，61804155，针对卷积神经网络加速器的旁道信息泄露及其防御技术研究，2019-01 至 2021-12， 27万元，在研，参与

(6)中国科学院，中国科学院战略先导科技专项(B类)，XDPB12，存储驱动的计算前沿科学技术，2018-07至2019-01，350万元，已结题，参与

(7) 国家自然科学基金委员会，青年科学基金项目，61504153，三维堆叠DRAM的低 功耗刷新技术研究，2016-01 至 2018-12，21万元，已结题，参与

主要论文

(1) Sheng Xu; Xiaoming Chen; Ying Wang; Yinhe Han*; Xuehai Qian; Xiaowei Li* ; PIMSim: A flexible and detailed processing-in-memory simulator, IEEE Computer Architecture Letters, 2018, 18(1): 6-9.

(2) Sheng Xu; Ying Wang; Yinhe Han*; Xiaowei Li*; PIMCH: cooperative memory prefetching in processing-in-memory architecture, Proceedings of the 23rd Asia and South Pacific Design Automation Conference (ASP-DAC 2018), Jeju Island , Korea, 2018.

(3) Sheng Xu; Xiaoming Chen; Ying Wang; Yinghe Han*; Xiaowei Li*; CuckooPIM: an efficient and less-blocking coherence mechanism for processing-in-memory systems, Proceedings of the 24th Asia and South Pacific Design Automation Conference (ASP-DAC 2019), Tokyo Odaiba Waterfront, Japan, 2019.

(4) Sheng Xu; Xiaoming Chen*; Xuehai Qian; Yinhe Han*; TUPIM: A Transparent and Universal Processing-in-Memory Architecture for Unmodified Binaries, The 30th edition of the ACM Great Lakes Symposium on VLSI (GLSVLSI), Beijing, China , 2020